

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07193151 A

(43) Date of publication of application: 28 . 07 . 95

(51) Int. CI

H01L 21/8247

H01L 29/788

H01L 29/792

G11C 16/02

G11C 16/06

(21) Application number: 05348874

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 27 . 12 . 93

(72) Inventor:

MORI SEIICHI


(54) NON-VOLATILE SEMICONDUCTOR STORAGE AND ITS STORAGE METHOD

COPYRIGHT: (C)1995,JPO

(57) Abstract:

PURPOSE: To improve data retention resistance for the defect of oxide film and the incidence of radioactive rays by comprising a means for trapping carriers only in the date insulation film near the edge part in the diffusion layer of MIS transistor and for performing programming for a unit storage cell.

CONSTITUTION: Electrons flow from the side of a drain region 2 to the side of a source region 3 in a channel region by applying a bias voltage and channel hot electrons generated at a high electric field part near the source region 3 is injected into a gate insulation film 10. Since the gate insulation film 10 is ONO lamination film, a large amount of electrons are trapped in silicon nitride film 5 near the source region 3. When electrons are trapped in the silicon nitride film 5 near the source region 3 it cannot be inverted easily and current cannot flow smoothly, thus increasing the threshold voltage of a cell transistor and hence performing programming according to whether electrons are trapped or not.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-193151

(43)公開日 平成7年(1995)7月28日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/8247 29/788

29/788

H01L 29/78

371

G11C 17/00

307 A

審査請求 未請求 請求項の数16 FD (全 9 頁) 最終頁に続く

(21)出願番号

(22)出願日

特顏平5-348874

平成5年(1993)12月27日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 森 誠一

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

(54) [発明の名称] 不揮発性半導体記憶装置及びその記憶方法

(57)【要約】

【目的】大容量フラッシュEEPROMが直面している 種々の問題を性能を落とすことなく解決できる不揮発性 半導体記憶装置及びその記憶方法を提供することを目的 としている。

【構成】ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を設け、この絶縁膜にキャリアをトラップしてしきい値電圧を変化させるか否かに応じてデータを記憶するMISトランジスタを単位記憶セルとし、読み出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍のゲート絶縁膜中のみにキャリアをトラップさせてプログラムを行うことを特徴としている。これによって、酸化膜の欠陥や放射線の入射に対する耐性の向上、構造並びに製造工程の簡単化、読み出し電流の増大、書き込み時の選択性の確保とディスタープの問題等を性能を低下させることなく解決できる。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを記憶する単位記憶セルとして働くMISトランジスタと、データの読み出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍の上記ゲート絶縁膜中のみにキャリアをトラップさせ、上記単位記憶セルに対するプログラムを行うプログラム手段とを具備するこ 10とを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記プログラム手段は、ゲート電極とソース電極に同じ極性の電圧を印加する電圧印加手段を有し、この電圧印加手段からゲート電極とソース電極に電圧を印加することによってドレイン領域からソース領域へキャリアを流し、これによって発生したホットキャリアを前記絶縁膜中に注入してプログラムすることを特徴とする請求項1に記載の不揮発性半導体記憶装置。

【請求項3】 前記MISトランジスタのゲート電極とソース電極間に電位差を与え、前記ゲート絶縁膜中にトラップされたキャリアを放出させることによりデータの消去を行う消去手段を更に具備することを特徴とする請求項1または2いずれかに記載の不揮発性半導体記憶装置。

【請求項4】 ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを記憶するMISトランジスタが単位記憶セルとしてアレイ状に配置されたメモリセルアレイと、データの読み出し時に30上記MISトランジスタのソース領域として働く拡散層における端部近傍のゲート絶縁膜中のみにキャリアをトラップさせて上記単位記憶セルへに対するプログラムを行うプログラム手段と、上記メモリセルアレイを構成する特定のまとまった単位のMISトランジスタ毎にソース領域の電圧を制御することにより、特定の単位でプログラム及び消去を行うためのソース電圧制御手段とを具備することを特徴とする不揮発性半導体記憶装置。

【請求項5】 前記メモリセルアレイは、同一行のMISトランジスタのソース領域が共通接続されたソース線 40 と、同一行のMISトランジスタのゲート電極が共通接続されたワード線とが平行に配置され、隣接する2行毎に上記ワード線を共有しない2つのMISトランジスタがドレイン領域を共有し、このドレイン領域が上記ソース線及び上記ワード線と交差して配置されたピット線に接続されることにより、前記単位記憶セルがNOR型に接続されて構成され、単位記憶セルにプログラムする際、選択された単位記憶セルが接続されているソース線とワード線に同じ極性の電圧を印加し、且つこの単位記憶セルが接続されているピット線

は解放または上記選択された単位記憶セルに接続された ソース線に印加している電圧と同じ極性の電圧を印加す ることにより、非選択の単位記憶セルへのプログラムを 防止する手段を更に具備することを特徴とする請求項4 に記載の不揮発性半導体記憶装置。

2

【請求項6】 消去を行う場合に、ワード線とソース線 に電位を印加し、ワード線とソース線を共有するまとま った数の単位記憶セルに対して同時に消去する手段を更 に具備することを特徴とする請求項4または5いずれか に記載の不揮発性半導体記憶装置。

【請求項7】 前記ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜、及び第2のシリコン酸化膜の3 層構造膜であることを特徴とする請求項1ないし6いずれか1つの項に記載の不揮発性半導体記憶装置。

【請求項8】 前記第1,第2のシリコン酸化膜の膜厚はそれぞれ、少なくとも5nmであることを特徴とする 請求項7に記載の不揮発性半導体記憶装置。

【請求項9】 前配各MISトランジスタにおけるソース領域の近傍の半導体基板中に設けられ、この半導体基板と同一導電型で、半導体基板よりも不純物濃度が高い第1の不純物領域を更に具備することを特徴とする請求項1ないし8いずれか1つの項に記載の不揮発性半導体配倍装置。

【請求項10】 前記各MISトランジスタにおけるドレイン領域におけるチャネル領域側の端部に、ドレイン領域と同一導電型でこのドレイン領域よりも不純物濃度が低い第2の不純物領域を更に具備することを特徴とする請求項1ないし9いずれか1つの項に記載の不揮発性半導体記憶装置。

「請求項11】 ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを保持するMISトランジスタを単位記憶セルとして備えた不揮発性半導体記憶装置において、データの読み出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍のゲート絶縁膜中のみにキャリアをトラップさせてプログラムすることを特徴とする不揮発性半導体記憶装置の記憶方法。

7 【請求項12】 前記キャリアのトラップは、ゲート電極とソース電極に同じ極性の電圧を印加し、ドレイン領域からソース領域ペキャリアを流すことによって発生したホットキャリアを前記ゲート絶縁膜中に注入して行うことを特徴とする請求項11に記載の不揮発性半導体記憶装置の記憶方法。

【請求項13】 ゲート電極とソース電極間に電位差を 与えて前記ゲート絶縁膜中にトラップされたキャリアを 放出させることにより記憶データの消去を行うことを特 徴とする請求項11または12いずれかに記載の不揮発 性半導体記憶装置の記憶方法。

—386—

【請求項14】 前記単位記憶セルをアレイ状に配置してメモリセルアレイを形成し、まとまった単位の単位記憶セル毎にソース線の電圧を制御することにより、特定の単位でプログラム及び消去を行うことを特徴とする請求項11ないし13いずれか1つの項に記載の不揮発性半導体記憶装置の記憶方法。

前記メモリセルアレイは、同一行のM 【請求項15】 ISトランジスタのソース領域が共通接続されたソース 線と、同一行のMISトランジスタのゲート電極が共通 接続されたワード線とが平行に配置され、隣接する2行 10 毎に上記ワード線を共有しない2つのMISトランジス タがドレイン領域を共有し、このドレイン領域が上記ソ ース線及び上記ワード線と交差して配置されたピット線 に接続されることにより、前記単位記憶セルがNOR型 に接続されて構成され、単位記憶セルにプログラムする 際、選択された単位記憶セルが接続されているソース線 とワード線に同じ極性の電圧を印加し、且つこの単位記 憶セルが接続されているビット線は接地、他のビット線 は解放または上記選択された単位記憶セルに接続された ソース線に印加している電圧と同じ極性の電圧を印加す 20 ることにより、非選択の単位記憶セルへのプログラムを 防止することを特徴とする請求項14に記載の不揮発性 半導体記憶装置の記憶方法。

【請求項16】 ワード線とソース線に電位を印加し、 ワード線とソース線を共有する単位記憶セルのデータを 同時に消去することを特徴とする請求項14または15 いずれかに記載の不揮発性半導体記憶装置の記憶方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体集積回路装置 30 の構造及びその動作方法に係り、特に不揮発性で且つ電気的に書き換え可能なフラッシュEEPROM等の大容量の不揮発性半導体記憶装置及びその記憶方法に関する。

[0002]

【従来の技術】従来、電気的に書き込み消去可能なメモリセルとしては、セルフアライン型の2層ゲート構造を有するメモリセルが一般的である。このメモリセルの場合、シリコン酸化膜で取り囲まれた浮遊ゲートに電荷(通常は電子)を注入することにより、セルトランジス 40 タのスレシホールド電圧を変化させてデータの書き込みを行う。書き込みは、通常、ドレインとコントロールゲートとの間に高い電圧を印加して例えばホットエレクトロンを発生させ、ドレイン側から浮遊ゲートにホットエレクトロンを発生させ、ドレイン側から浮遊ゲートにホットエレクトロンを注入する。

【0003】しかしながら、上述した構成のメモリセルは、次のような種々の問題を有している。第1の問題は、ドレイン側から浮遊ゲートに電荷を注入しても、注入された電荷は浮遊ゲートの全面に均一に拡散した状態で保持されるため、浮遊ゲートの周囲の酸化膜に一カ所 50

でも欠陥が発生すると、この欠陥部から電荷が失われてしまう点にある。このような欠陥は製造工程で発生したり、使用中に書き込みと消去が繰り返されることにより酸化膜が劣化して発生する場合もある。また、同じ理由から放射線の入射に対しても弱く、浮遊ゲートのどこか一カ所にヒットすると電子が失われることにつながる。このような浮遊ゲート中の電子の減少は、そのままスレシホールド電圧の変動につながり、記憶データの誤読み出しの原因となる。

[0004]第2の問題として、2層ゲート構造のトランジスタは、通常(1層ゲート構造)のMOSトランジスタに比して構造が複雑であり、製造工程数も多いという点があげられる。また、第3の問題は、2層ゲート構造は読み出しの時の電流値が大きく取れないという点である。これは、ゲート電極が2層構造であるため、等価的にゲート酸化膜厚が厚くなってしまうことに起因する。

【0005】第4の問題は過消去セルの発生である。すなわち、消去する場合には、浮遊ゲートから電子を引き抜くわけであるが、制御が十分でないと浮遊ゲートから電子を引き抜き過ぎてゲート電圧が0Vでもセルトランジスタがオンしてしまうことがある。この状態は過消去と呼ばれている。メモリセルアレイ中にこのような過消去状態のセルが出現すると、同一のピット線に接続された他のセルの記憶データが正確に読み出せなくなる。

【0006】更に、第5の問題は、メモリセルアレイを構成した場合に、あるまとまったセルの単位(セクター)のみに対して書き込みや消去を行うことが望まれることがあるが、通常は書き込みや消去を行いたくないセルのドレインにもパイアス電位が印加される。この際、ドレインから浮遊ゲートへキャリアが注入されたり、あるいは逆に浮遊ゲートからドレインにキャリアが抜けたりして記憶データが破壊される恐れがある。これを一般にドレインディスタープと呼ぶ。このため、十分な書き換え回数を保証することが困難になる。

【0007】上述した第1ないし第3の問題を克服する従来の技術として、通常のMOSトランジスタのゲート 総縁膜として酸化膜と窒化膜の多層構造膜を採用し、このゲート絶縁膜中に電子をトラップさせることによりしきい値電圧を変化させるか否かに応じてデータを記憶する、いわゆるMNOS(Metal-Nitride-Oxide-Semiconductor)あるいはMONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)セル等が提案されている。電子が窒化膜にトラップされて替積されている場合には、酸化膜に欠陥が発生しても、その欠陥のごく近傍のトラップされた電荷が放出されるだけで済む。また、放射線が入射した場合も同様に局所的にキャリアが放出されるだけであるので、スレシホールド電圧の変動は小さい。この種の構造では、通常、ゲート電極に高い電圧を加えて下Nトンネル電流を流してプログラムする。

【0008】ところが、上述したMNOSあるいはMO NOS構造を採用すると、選択トランジスタが必要にな るという新たな問題が生ずる。すなわち、これらの構造 では、ゲート電極がワード線として用いられ、多数のセ ルが共通に結線されているので、通常のアレイ構成では 選択的にプログラムすることができない。選択トランジ スタを設けるのは集積度の低下とコストアップが著し く、大容量の記憶装置には向かない。

【0009】上記選択トランジスタの問題と、更には2 **層ゲート構造のセルでの第4の問題である過消去を同時** に解決する方法がIBEE Electron Device Lett.,vol.EDL -8, no. 3, pp. 93-95, March 1987, T. Y. Chan et al. "A True Single-Transistor Oxide-Nitride-Oxide EEPROM Devi ce"に開示されている。この文献に記載された技術で は、ホットエレクトロン注入方式により、MONOSト ランジスタのドレイン側のゲート絶縁膜にホットエレク トロンを注入する。ホットエレクトロンの注入によっ て、選択的に特定のセルにプログラムできる。一方、消 去はゲートに負電圧、ドレインに正電圧を印加し、トラ ップされた電子を引き抜いており、書き込みと同様に選 20 択的に引き抜くことができる。また、ドレイン近傍のみ で、電子のトラップと引き抜きを行うため、万一過消去 を行ってもトランジスタのスレシホールド電圧が負にな る心配がないことも示されている。

【0010】しかしながら、このような構成及び記憶方 法では、2層ゲート構造の問題点で述べた第5の問題で あるディスターブを回避できない。この文献に記載され た技術ではドレイン領域近傍のゲート絶縁膜中に電子を トラップしているが、メモリセルをアレイ状に配置した 場合には、非選択セルのドレインにも書き込みや消去時 に正の比較的高い電圧が印加されるため、電子がデトラ ップされ、放出されてしまう恐れがある。また、ドレイ ン領域の近傍のみに電子をトラップさせる場合、かなり の量の電子をトラップしないとスレシホールド電圧が変 化せず、つまりはプログラムスピードが遅いという問題 を生ずる。この文献によると10msものプログラム時 間を要している。

[0011]

【発明が解決しようとする課題】上述したように従来の 不揮発性半導体記憶装置は、酸化膜の欠陥や放射線の入 40 射に対して弱い、構造が複雑であり製造工程数も多い、 読み出し電流が大きく取れない、過消去による誤読み出 しが発生する、及びディスターブが発生する恐れがある 等多くの問題点を有している。上述したいくつかの問題 点を解決する種々の技術が提案されているが、いずれも 一部の問題点に対してしか解決には至っておらず、且つ 選択トランジスタが必要になったり、プログラムスピー ドが低下する等の新たな問題が発生する。

【0012】この発明は上記のような事情に鑑みてなさ れたもので、その目的とするところは、酸化膜の欠陥や 50 レイ状に配置されたメモリセルアレイと、データの読み

放射線の入射に対するデータ保持耐性を向上できる不揮 発性半導体記憶装置及びその記憶方法を提供することに ある。また、この発明の他の目的は、構造の簡単化並び に製造工程数を削減できる不揮発性半導体記憶装置及び その記憶方法を提供することにある。

【0013】この発明の更に他の目的は、読み出し電流 を大きく取れる不揮発性半導体記憶装置及びその記憶方 法を提供することにある。この発明の別の目的は、メモ リセルをアレイ状に配置して大規模なメモリセルアレイ を構成した場合に、書き込み時の選択性を確保するとと もに、消去時に発生する過消去の問題を回避できる不揮 発性半導体記憶装置及びその記憶方法を提供することに

【0014】この発明の更に別の目的は、メモリセルを アレイ状に配置して大規模なメモリセルアレイを構成し た場合に、書き込み時の選択性を確保するとともに、消 去及び書き込み時に発生するディスターブの問題をプロ グラムスピードを低下させることなく解決できる不揮発 性半導体記憶装置及びその記憶方法を提供することにあ る。

[0015]

【課題を解決するための手段】請求項1に記載したこの 発明の不揮発性半導体記憶装置は、ゲート絶縁膜の少な くとも一部にシリコン酸化膜よりもキャリアをトラップ しやすい絶縁膜を備え、この絶縁膜にキャリアをトラッ プすることによりしきい値電圧を変化させるか否かに応 じてデータを記憶する単位記憶セルとして働くMISト ランジスタと、データの読み出し時に上記M I S トラン ジスタのソース領域として働く拡散層における端部近傍 の上記ゲート絶縁膜中のみにキャリアをトラップさせ、 上記単位記憶セルに対するプログラムを行うプログラム 手段とを具備することを特徴としている。

【0016】前記プログラム手段は、ゲート電極とソー ス電極に同じ極性の電圧を印加する電圧印加手段を有 し、この電圧印加手段からゲート電極とソース電極に電 圧を印加することによってドレイン領域からソース領域 ヘキャリアを流し、これによって発生したホットキャリ アを前記絶縁膜中に注入してプログラムすることを特徴 とする。

【0017】前記MISトランジスタのゲート電極とソ ース電極間に電位差を与え、前記ゲート絶縁膜中にトラ ップされたキャリアを放出させることによりデータの消 去を行う消去手段を更に具備することを特徴とする。

【0018】また、請求項4に記載したこの発明の不揮 発性半導体記憶装置は、ゲート絶縁膜の少なくとも一部 にシリコン酸化膜よりもキャリアをトラップしやすい絶 **縁膜を備え、この絶縁膜にキャリアをトラップすること** によりしきい値電圧を変化させるか否かに応じてデータ を記憶するMISトランジスタが単位記憶セルとしてア

出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍のゲート絶縁膜中のみにキャリアをトラップさせて上記単位記憶セルへに対するプログラムを行うプログラム手段と、上記メモリセルアレイを構成する特定のまとまった単位のMISトランジスタ毎にソース領域の電圧を制御することにより、特定の単位でプログラム及び消去を行うためのソース電圧制御手段とを具備することを特徴とする。

【0019】前記メモリセルアレイは、同一行のMIS トランジスタのソース領域が共通接続されたソース線 と、同一行のMISトランジスタのゲート電極が共通接 続されたワード線とが平行に配置され、隣接する2行毎 に上記ワード線を共有しない2つのMISトランジスタ がドレイン領域を共有し、このドレイン領域が上記ソー ス線及び上記ワード線と交差して配置されたビット線に 接続されることにより、前記単位記憶セルがNOR型に 接続されて構成され、単位記憶セルにプログラムする 際、選択された単位記憶セルが接続されているソース線 とワード線に同じ極性の電圧を印加し、且つこの単位記 憶セルが接続されているビット線は接地、他のビット線 は解放または上記選択された単位記憶セルに接続された ソース線に印加している電圧と同じ極性の電圧を印加す ることにより、非選択の単位記憶セルへのプログラムを 防止する手段を更に具備することを特徴とする。

【0.0.2.0】消去を行う場合に、ワード線とソース線に 電位を印加し、ワード線とソース線を共有するまとまっ た数の単位記憶セルに対して同時に消去する手段を更に 具備することを特徴とする。前記ゲート絶緑膜は、第1 のシリコン酸化膜、シリコン窒化膜、及び第2のシリコ ン酸化膜の3層構造膜であることを特徴とする。

【0021】前記第1,第2のシリコン酸化膜の膜厚はそれぞれ、少なくとも5nmであることを特徴とする。前記各MISトランジスタにおけるソース領域の近傍の半導体基板中に設けられ、この半導体基板と同一導電型で、半導体基板よりも不純物濃度が高い第1の不純物領域を更に具備することを特徴とする。

【0022】前記各MISトランジスタにおけるドレイン領域におけるチャネル領域側の端部に、ドレイン領域と同一導電型でこのドレイン領域よりも不純物濃度が低い第2の不純物領域を更に具備することを特徴とする。

【0023】更に、請求項11に記載したこの発明による不揮発性半導体記憶装置の記憶方法は、ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを保持するMISトランジスタを単位記憶セルとして備えた不揮発性半導体記憶装置において、データの読み出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍のゲート絶縁膜中のみにキャリアをトラップさせてプログラムする

ことを特徴とする。

【0024】前記キャリアのトラップは、ゲート電極とソース電極に同じ極性の電圧を印加し、ドレイン領域からソース領域へキャリアを流すことによって発生したホットキャリアを前記ゲート絶縁膜中に注入して行うことを特徴とする。ゲート電極とソース電極間に電位差を与えて前記ゲート絶縁膜中にトラップされたキャリアを放出させることにより記憶データの消去を行うことを特徴とする。

8

【0025】前記単位記憶セルをアレイ状に配置してメモリセルアレイを形成し、まとまった単位の単位記憶セル毎にソース線の電圧を制御することにより、特定の単位でプログラム及び消去を行うことを特徴とする。

【0026】前記メモリセルアレイは、同一行のMIS トランジスタのソース領域が共通接続されたソース線 と、同一行のMISトランジスタのゲート電極が共通接 続されたワード線とが平行に配置され、隣接する2行毎 に上記ワード線を共有しない2つのMISトランジスタ がドレイン領域を共有し、このドレイン領域が上記ソー ス線及び上記ワード線と交差して配置されたビット線に 接続されることにより、前記単位記憶セルがNOR型に 接続されて構成され、単位記憶セルにプログラムする 際、選択された単位記憶セルが接続されているソース線 とワード線に同じ極性の電圧を印加し、且つこの単位記 憶セルが接続されているビット線は接地、他のビット線 は解放または上記選択された単位記憶セルに接続された ソース線に印加している電圧と同じ極性の電圧を印加す ることにより、非選択の単位記憶セルへのプログラムを 防止することを特徴とする。ワード線とソース線に電位 を印加し、ワード線とソース線を共有する単位記憶セル のデータを同時に消去することを特徴とする。

[0027]

【作用】上記のような構成並びに方法によれば、ゲート 絶縁膜として、シリコン酸化膜よりもキャリアをトラップしやすい絶縁膜(例えばシリコン窒化膜)を含む絶縁膜を採用し、キャリアをこの絶縁膜中にトラップさせてスレシホールド電圧を変化させるか否かに応じてデータを記憶するので、酸化膜に欠陥が発生しても、その欠陥のごく近傍のトラップされた電荷が放出されるだけで済む。また、放射線が入射した場合も同様に局所的にキャリアが放出されるだけであるので、スレシホールド電圧の変動は小さい。従って、酸化膜の欠陥や放射線の入射による影響を低減して保持特性を向上できる。

【0028】ゲート電極は1層構造であるので構造が単純であり、且つ2層ゲート構造に比べて製造工程数を削減できる。ゲート電極が1層構造であるので、2層構造に比して等価的にゲート酸化膜厚を薄くでき、読み出し電流を大きくできる。消去に際して、限定された領域の電荷を引き抜くので、引き抜き過ぎてもMISトランジスタのチャネル領域全体が反転することはなく、過消去

50

の問題は起きない。

【0029】データの読み出し時にソース領域として働く拡散層の端部近傍のゲート絶縁膜中に限局して電荷を注入することによりプログラムを行うので、非選択セルのドレイン領域に書き込みや消去時に正の比較的高い電圧が印加されても電子がデトラップされて放出されることはない。また、ソース領域の近傍のみに電子をトラップさせると少数の電子のトラップでスレシホールド電圧を大きく変化させることができる。よって、ドレイン領域として働く拡散層の端部近傍のゲート絶縁膜中に電荷を注入してプログラムを行うのに比してプログラムスピードの大幅な高速化を達成できる。更に、電荷をソース領域近傍のゲート絶縁膜のみにトラップするので、非選択セルのドレイン領域にストレスがかかっても影響はなくディスタープの問題は発生しない。

【0030】大規模アレイで、特定のまとまった単位でソース線の電位を独立してコントロールするので、ゲート電極とソース領域間に高い電圧を印加してトラップされていた電荷を引き抜いてデータを消去する際、選択されたソース線に接続されているメモリセルのデータのみ 20 を消去することが可能となる。よって、消去したくないメモリセルには一切電圧がかからないので、消去ディスタープは発生しない。

【0031】従って、この発明を、キャリアをトラップ
させるタイプのメモリセルに適用することで、現在の大
容量フラッシュEEPROMが直面している種々の問題
点、つまり、酸化膜の欠陥や放射線の入射に対する耐性
が低いという問題点、2層ゲート構造のために構造が複
雑で製造工程数も多いという問題点、読み出し電流が大
きく取れないという問題点、更に大規模セルアレイにお 30
いて消去時に発生する過消去の問題や、消去及び書き込
み時に発生するディスタープの問題をプログラムスピー
ドが遅くなる等の性能の低下を伴うことなく解決でき
る。

[0032]

【実施例】以下、この発明の一実施例について図面を参照して説明する。図1ないし図3はそれぞれ、この発明の第1の実施例に係る不揮発性半導体記憶装置における単位記憶セルの構成、並びに各動作モードにおける電荷の保持及び移動状態を示したもので、図1は書き込みモ 40ード、図2は読み出しモード、及び図3は消去モードをそれぞれ模式的に示している。

【0033】単位記憶セルは、ゲート絶縁膜としてONO (Oxide-Nitride-Oxide) 積層膜が用いられたNチャネル型のMIS (MOS)トランジスタからなり、次のように構成されている。P型半導体基板の表面領域に、N型のドレイン領域2及びソース領域3が離隔して形成される。上記ドレイン、ソース領域2、3間のチャネル領域上にはゲート絶縁膜10が設けられ、このゲート絶縁膜10上にゲート電極7が設けられている。上記ゲー50

ト絶縁膜10には、ONOの3層構造の積層膜、すなわちシリコン酸化膜4、シリコン窒化膜5及びシリコン酸化膜6を用いている。上記各シリコン酸化膜4,6の膜厚は6nm、シリコン窒化膜5の膜厚も6nmである。シリコン窒化膜5の上下に5nm以上の膜厚の酸化膜があると、注入された電子の保持特性が向上する。上記ゲート電極7には、多結晶シリコン、ポリサイド、メタル等を必要に応じて選択して使用する。

10

【0034】図1に示すように、単位記憶セルへの書き 込み時には、例えばソース領域3に6V、ゲート電極7 に6V、ドレイン領域2に0V(接地)を印加する。但 し、ここではソース、ドレイン領域2、3の用語の区別 は、読み出し時の動作を基準にして定義している。上記 バイアス電圧の印加により、電子がチャネル領域中をド レイン領域2側からソース領域3側へ流れ、ソース領域 3の近傍の高電界部で発生したチャネルホットエレクト ロンがゲート絶縁膜10中に注入される。上記ゲート絶 縁膜10はONO積層膜であるので、かなりの量の電子 がシリコン窒化膜5中にトラップされる。ソース領域3 の近傍のシリコン窒化膜5中に電子がトラップされる と、この下のチャネル領域が反転しずらくなり、電流が 流れにくくなる。この結果、セルトランジスタのスレシ ホールド電圧が上昇するので、電子をトラップするか否 かに応じてプログラムが行えることになる。

【0.0.3.5】この発明で重要なのは、キャリアの注入を ソース領域3近傍のシリコン窒化膜5中に限局している ことである。例えば、ゲート電極7に印加する電圧が高 いと、チャネル領域の全面から窒化膜5中に電子が注入 され、スレシホールド電圧の上昇が起こる。1つのセル トランジスタを用いて、データを記憶させる用途の場合 には、この方法でも問題はないが、多数のセルトランジ スタをアレイ状に配置し、1本のワード線に多数のセル トランジスタのゲートが接続されている構造の場合に は、同一のワード線に接続された全てのセルトランジス 夕に書き込みが行われてしまい、選択的に書き込むこと ができない。また、チャネル領域の全面上の空化膜5中 に電子をトラップさせてしまうとチャネル全面から消去 する必要があり、この場合には消去しすぎて、スレシホ ールド電圧が負となってしまうという過消去の問題が発 生する。従って、例えば、前述したソース領域3に6 V、ゲート電板7に6Vのバイアス電圧を印加する場合 には、ソース領域3に0Vを印加する条件下においてゲ ート電極7に6 Vを印加してもスレシホールド電圧の変 動がないことを確認して設定する必要がある。

【0036】読み出しの場合には、図2に示すようにゲート電極7に3V、ソース領域3に0V(接地)、ドレイン領域2に2Vのパイアス電圧を印加する。ソース領域3の近傍のシリコン窒化膜5中に電子がトラップされていると、その下のチャネル領域が反転し難くなるため電流が流れなくなる。ソース領域3近傍の窒化膜中5へ

の電子のトラップは、ドレイン領域近傍の窒化膜中に電子をトラップさせる従来の方法に比して読み出し時の電流への影響が大きい。換言すれば、少数の電子のトラッピングでスレシホールド電圧の大きな上昇が起こり、プログラムスピードを高速化できる。条件にもよるが、ドレイン領域の近傍の窒化膜に電子をトラップする場合と比較すると1~2桁の高速化が可能となる。

【0037】また、単位記憶セルとして働くMISトランジスタは、2層ゲート構造ではなく、単純な1層ゲート構造であるので、書き込みを行っていないセルの読み 10 出し電流は、例えばゲート電圧が3V程度の低い電圧でも2層ゲート構造のセルに比べて大きく取れる。

【0038】消去に際しては、図3に示すようにゲート電極7に-9V、ソース領域3に5Vのパイアス電圧を印加し、ドレイン領域2は開放とする。これによって、シリコン窒化膜5中にトラッピングされていた電子がソース領域3に抜ける。この際、一部ではあるがソース領域3と基板1との接合部の近傍で発生したホールがゲート絶緑膜10中に注入され、窒化膜5中にトラッピングされていた電子を中和する作用も働き、消去スピードの2の高速化に寄与する。この消去時に、電子を引き抜き過ぎて窒化膜5が正に帯電することがあっても、正に帯電する領域はソース領域3の近傍の窒化膜5の一部に限局しているため、ゲート電極7に印加する電圧を0Vにすれば、残りの大部分のチャネル領域でセルトランジスタがオフするので過消去の心配はない。

【0039】図4は、上記単位記憶セルの他の構成例を 示している。この図4に示すMISトランジスタは、ソ ース領域3 側にpーポケット層を設けるとともにドレイ ン領域2側にLDD構造を採用したものである。上述し た構成並びに記憶方法では、従来技術と異なり、読み出 し時と書き込み時でソース領域とドレイン領域が逆にな るので、例えばソース領域3個にp-ポケット層のよう に基板1と同一導電型で不純物濃度が高い不純物領域8 を形成することによりプログラムスピードをより高速化 できる。読み出しと書き込みを同一の拡散層を用いて行 う従来の技術では、不純物濃度が高いpーポケット層を 導入すると、確かにプログラムスピードは早くなるが、 読み出し中に浮遊ゲート中に電子が注入され易くなり、 長期間の読み出し動作中にデータが反転してしまう(ソ フトライトとも言う) 危険が増す問題があったが、この 発明の記憶方法ではその心配はない。また、ソース領域 3にpーポケット層を導入しておくと、消去時にソース 領域3と基板1との接合付近でホットホールが発生し易 くなる。このホットホールの一部は、上述したように絶 **緑膜10中に注入され、シリコン窒化膜5にトラップさ** れていた電子を中和する働きもあるので、消去スピード が早くなるという効果も得られる。

【0040】また、図4のセル構造では、読み出しの際のソフトライトの問題を避けるために、N-型の不純物

領域9をドレイン領域2とチャネル領域との接合部に設け、いわゆるLDD (Lightly-Doped-Drain) 構造にしている。この構造を採用している。これによって、読み出し時のドレイン電圧を高くしてもソフトライトを起き難くできるので、ドレイン電圧を高くして読み出し電流を大きくできる。

【0041】なお、図4では、pーポケット層とLDD 構造の両方を採用した場合の構成を示したが、いずれか一方のみでもそれぞれに対応した効果が得られるのは勿論である。次に、上記図1ないし図4に示した単位記憶セルの構造並びに記憶方法を、多数のセルをアレイ状に配置した大規模メモリセルアレイに適用する場合について説明する。

【0042】図5は、2本のワード線と、それに挟まれ た1本のソース線に接続されたセル群を特定のまとまっ た単位(セクター)として用いる場合のセルアレイの構 成図である。図5において、S1はセクター1に対応し たソース線、W1, W2はソース線S1の両側に配置さ れたワード線で、多数個のセルのゲートが接続されてい る。B1、B2はビット線で、隣り合ったワード線に接 続されている2個のセルのドレインに接続されている。 S2はセクター2に対応したソース線で、ソース線S1 とは独立に電位をコントロールできるように周辺回路を 構成している。セクター1のセルMCに書き込みを行う 場合は、ビット線B-1を接地し、ワード線W-1に6-V、 ソース線S1に6Vをそれぞれ印加する。この際、ワー ド線W2を接地しておけば、ワード線W2に接続された セルにはプログラムされない。ワード線W1に接続され た他のセルについてはビット線B1以外のビット線B 2, …を解放またはソース線S1と同じ電位、もしくは ソース線 S 1 の電位と接地電位の間の適当な電位を印加 することにより、ソース、ドレイン間の電位差を書き込 みが起きない状態に設定すれば良い。この時、ビット線 B2を始めとする非選択のピット線が例えば6V等の高 電圧になる。これによって非選択セクター、例えばセク ター2に接続されたセルのドレインにも6 Vが印加され る。 通常の2層ゲート構造のセルでは、この時にドレイ ンディスターブが問題となるが、この発明のセルでは電 子はソース領域3の近傍のみに蓄積されているので問題 にならない。消去時には、ソース線S1を例えば5V、 ワード線W1, W2を例えば-9 Vとすることでソース 線S1に接続されている全てのセルに対して消去を行 う。ソース線S1とS2は分離されているので、ソース 線S2に接続されているセルには電気的なストレスは一 切印加されない。

【0043】ところで、通常、ビット線B1, B2は、 第1層目の金属配線層で形成される。従って、ソース線 電位制御用の配線S1, S2は第2層目の金属配線層を 用いると良い。

【0044】なお、上記実施例では、Nチャネル型のM

ISトランジスタのゲート絶縁膜に電子をトラップさせる場合について説明したが、トランジスタの種類やトラップさせるキャリアの組み合わせ等は作用が同じになるように変更しても構わない。また、動作電圧もMISトランジスタのサイズ、ゲート絶縁膜の構造や材質、ソース、ドレイン領域の不純物濃度等に応じて適宜変えても良いのは勿論である。更に、上記実施例ではゲート絶縁膜としてONO積層膜を使用したが、電子またはホールをトラップして保持できれば他の絶縁膜の単層膜や多層膜を使用しても良い。

[0045]

【発明の効果】以上説明したように、この発明によれば、酸化膜の欠陥や放射線の入射に対するデータ保持耐性を向上でき、構造を簡単化して製造工程数を削減でき、読み出し電流を大きく取れ、メモリセルをアレイ状に配置して大規模なメモリセルアレイを構成した場合に、書き込み時の選択性を確保するとともに、消去時に発生する過消去の問題を回避でき、更にメモリセルをアレイ状に配置して大規模なメモリセルアレイを構成した場合に、書き込み時の選択性を確保するとともに、消去及び書き込み時に発生するディスターブの問題をプログラムスピードを低下させることなく解決できる不揮発性半導体記憶装置及びその記憶方法が得られる。

【図面の簡単な説明】

【図1】この発明の第1の実施例に係る不揮発性半導体 記憶装置における単位記憶セルの構造並びに書き込みモードの電圧印加例について説明するための断面図。

【図2】この発明の第1の実施例に係る不揮発性半導体 記憶装置における単位記憶セルの構造並びに読み出しモ ードの電圧印加例について説明するための断面図。

【図3】この発明の第1の実施例に係る不揮発性半導体 記憶装置における単位記憶セルの構造並びに消去モード 10 の電圧印加例について説明するための断面図。

【図4】この発明の第2の実施例に係る不揮発性半導体 記憶装置における単位記憶セルの構造について説明する ための断面図。


【図5】図1ないし図4に示した単位記憶セルをアレイ 状に配置した不揮発性半導体記憶装置を構成する場合の 構成例を示す回路図。


【符号の説明】

1…半導体基板、2…ドレイン領域、3…ソース領域、4…第1のシリコン酸化膜、5…シリコン窒化膜、6…
20 第2のシリコン酸化膜、7…ゲート電極、8…第1の不純物領域、9…第2の不純物領域、10…ゲート絶縁膜、W1~W4…ワード線、S1, S2…ソース線、B1, B2…ピット線。


【図1】


【図2】






[図4]







フロントページの続き

G11C 17/00 530 D

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07193151 A

(43) Date of publication of application: 28 . 07 . 95

(51) Int. CI

H01L 21/8247

H01L 29/788

H01L 29/792

G11C 16/02

G11C 16/06

(21) Application number: 05348874

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 27 . 12 . 93

(72) Inventor:

MORI SEIICHI


(54) NON-VOLATILE SEMICONDUCTOR STORAGE AND ITS STORAGE METHOD

COPYRIGHT: (C)1995,JPO

(57) Abstract:

PURPOSE: To improve data retention resistance for the defect of oxide film and the incidence of radioactive rays by comprising a means for trapping carriers only in the date insulation film near the edge part in the diffusion layer of MIS transistor and for performing programming for a unit storage cell.

CONSTITUTION: Electrons flow from the side of a drain region 2 to the side of a source region 3 in a channel region by applying a bias voltage and channel hot electrons generated at a high electric field part near the source region 3 is injected into a gate insulation film 10. Since the gate insulation film 10 is ONO lamination film, a large amount of electrons are trapped in silicon nitride film 5 near the source region 3. When electrons are trapped in the silicon nitride film 5 near the source region 3 monot be inverted easily and current cannot flow smoothly, thus increasing the threshold voltage of a cell transistor and hence performing programming according to whether electrons are trapped or not.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-193151

(43)公開日 平成7年(1995)7月28日

(51) Int.Cl.6

識別記号

庁内整理番号

FI

技術表示箇所

H 0 1 L 21/8247 29/788

29/792

H01L 29/78

371

G11C 17/00

307 A

審査請求 未請求 請求項の数16 FD (全 9 頁) 最終頁に続く

(21)出願番号

特顏平5-348874

(71)出願人 000003078

株式会社東芝

(22)出願日

平成5年(1993)12月27日

神奈川県川崎市幸区堀川町72番地

(72) 発明者 森 誠一

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 不揮発性半導体記憶装置及びその記憶方法

(57)【要約】

【目的】大容量フラッシュEEPROMが直面している 種々の問題を性能を落とすことなく解決できる不揮発性 半導体記憶装置及びその記憶方法を提供することを目的 としている。

【構成】ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を設け、この絶縁膜にキャリアをトラップしてしきい値電圧を変化させるか否かに応じてデータを記憶するMISトランジスタを単位記憶セルとし、読み出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍のゲート絶縁膜中のみにキャリアをトラップさせてプログラムを行うことを特徴としている。これによって、酸化膜の欠陥や放射線の入射に対する耐性の向上、構造並びに製造工程の簡単化、読み出し電流の増大、書き込み時の選択性の確保とディスタープの問題等を性能を低下させることなく解決できる。



【特許請求の範囲】

【請求項1】 ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを記憶する単位記憶セルとして働くMISトランジスタと、データの読み出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍の上記ゲート絶縁膜中のみにキャリアをトラップさせ、上記単位記憶セルに対するプログラムを行うプログラム手段とを具備するこ 10とを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記プログラム手段は、ゲート電極とソース電極に同じ極性の電圧を印加する電圧印加手段を有し、この電圧印加手段からゲート電極とソース電極に電圧を印加することによってドレイン領域からソース領域へキャリアを流し、これによって発生したホットキャリアを前記絶縁膜中に注入してプログラムすることを特徴とする請求項1に記載の不揮発性半導体記憶装置。

【請求項3】 前記MISトランジスタのゲート電極とソース電極間に電位差を与え、前記ゲート絶縁膜中にトラップされたキャリアを放出させることによりデータの消去を行う消去手段を更に具備することを特徴とする請求項1または2いずれかに記載の不揮発性半導体記憶装置。

【請求項4】 ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを記憶するMISトランジスタが単位記憶セルとしてアレイ状に配置されたメモリセルアレイと、データの読み出し時に 30上記MISトランジスタのソース領域として働く拡散層における端部近傍のゲート絶縁膜中のみにキャリアをトラップさせて上記単位記憶セルへに対するプログラムを行うプログラム手段と、上記メモリセルアレイを構成する特定のまとまった単位のMISトランジスタ毎にソース領域の電圧を制御することにより、特定の単位でプログラム及び消去を行うためのソース電圧制御手段とを具備することを特徴とする不揮発性半導体記憶装置。

【請求項5】 前記メモリセルアレイは、同一行のMISトランジスタのソース領域が共通接続されたソース線 40 と、同一行のMISトランジスタのゲート電極が共通接続されたワード線とが平行に配置され、隣接する2行毎に上記ワード線を共有しない2つのMISトランジスタがドレイン領域を共有し、このドレイン領域が上記ソース線及び上記ワード線と交差して配置されたビット線に接続されることにより、前記単位記憶セルがNOR型に接続されて構成され、単位記憶セルにプログラムする際、選択された単位配憶セルが接続されているソース線とワード線に同じ極性の電圧を印加し、且つこの単位記憶セルが接続されているピット線は接地、他のピット線50

は解放または上記選択された単位記憶セルに接続された ソース線に印加している電圧と同じ極性の電圧を印加す ることにより、非選択の単位記憶セルへのプログラムを 防止する手段を更に具備することを特徴とする請求項4 に記載の不揮発性半導体記憶装置。

2

【請求項6】 消去を行う場合に、ワード線とソース線に電位を印加し、ワード線とソース線を共有するまとまった数の単位記憶セルに対して同時に消去する手段を更に具備することを特徴とする請求項4または5いずれかに記載の不揮発性半導体記憶装置。

【請求項7】 前記ゲート絶縁膜は、第1のシリコン酸化膜、シリコン窒化膜、及び第2のシリコン酸化膜の3 層構造膜であることを特徴とする請求項1ないし6いずれか1つの項に記載の不揮発性半導体記憶装置。

【請求項8】 前記第1,第2のシリコン酸化膜の膜厚はそれぞれ、少なくとも5nmであることを特徴とする 請求項7に記載の不揮発性半導体記憶装置。

【請求項9】 前記各MISトランジスタにおけるソース領域の近傍の半導体基板中に設けられ、この半導体基板と同一導電型で、半導体基板よりも不純物濃度が高い第1の不純物領域を更に具備することを特徴とする請求項1ないし8いずれか1つの項に記載の不揮発性半導体配億装置。

【請求項10】 前記各MISトランジスタにおけるドレイン領域におけるチャネル領域側の端部に、ドレイン領域と同一導電型でこのドレイン領域よりも不純物濃度が低い第2の不純物領域を更に具備することを特徴とする請求項1ないし9いずれか1つの項に記載の不揮発性半導体記憶装置。

り 【請求項11】 ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを保持するMISトランジスタを単位記憶セルとして備えた不揮発性半導体記憶装置において、データの読み出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍のゲート絶縁膜中のみにキャリアをトラップさせてプログラムすることを特徴とする不揮発性半導体記憶装置の記憶方法。

の 【請求項12】 前記キャリアのトラップは、ゲート電極とソース電極に同じ極性の電圧を印加し、ドレイン領域からソース領域ペキャリアを流すことによって発生したホットキャリアを前記ゲート絶縁膜中に注入して行うことを特徴とする請求項11に記載の不揮発性半導体記憶装置の記憶方法。

【請求項13】 ゲート電極とソース電極間に電位差を与えて前記ゲート絶縁膜中にトラップされたキャリアを放出させることにより記憶データの消去を行うことを特徴とする請求項11または12いずれかに記載の不揮発性半導体記憶装置の記憶方法。

【簡求項14】 前記単位記憶セルをアレイ状に配置してメモリセルアレイを形成し、まとまった単位の単位記憶セル毎にソース線の電圧を制御することにより、特定の単位でプログラム及び消去を行うことを特徴とする請求項11ないし13いずれか1つの項に記載の不揮発性半導体記憶装置の記憶方法。

前記メモリセルアレイは、同一行のM 【請求項15】 ISトランジスタのソース領域が共通接続されたソース 線と、同一行のMISトランジスタのゲート電極が共通 接続されたワード線とが平行に配置され、隣接する2行 10 毎に上記ワード線を共有しない2つのMISトランジス タがドレイン領域を共有し、このドレイン領域が上記ソ ース線及び上記ワード線と交差して配置されたピット線 に接続されることにより、前記単位記憶セルがNOR型 に接続されて構成され、単位記憶セルにプログラムする 際、選択された単位記憶セルが接続されているソース線 とワード線に同じ極性の電圧を印加し、且つこの単位記 **憧セルが接続されているビット線は接地、他のビット線** は解放または上記選択された単位記憶セルに接続された ソース線に印加している電圧と同じ極性の電圧を印加す 20 ることにより、非選択の単位記憶セルへのプログラムを 防止することを特徴とする請求項14に記載の不揮発性 半導体記憶装置の記憶方法。

【請求項16】 ワード線とソース線に電位を印加し、 ワード線とソース線を共有する単位記憶セルのデータを 同時に消去することを特徴とする請求項14または15 いずれかに記載の不揮発性半導体記憶装置の記憶方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体集積回路装置 30 の構造及びその動作方法に係り、特に不揮発性で且つ電気的に審き換え可能なフラッシュEEPROM等の大容量の不揮発性半導体記憶装置及びその記憶方法に関する。

[0002]

【従来の技術】従来、電気的に書き込み消去可能なメモリセルとしては、セルフアライン型の2層ゲート構造を有するメモリセルが一般的である。このメモリセルの場合、シリコン酸化膜で取り囲まれた浮遊ゲートに電荷(通常は電子)を注入することにより、セルトランジス 40 タのスレシホールド電圧を変化させてデータの書き込みを行う。書き込みは、通常、ドレインとコントロールゲートとの間に高い電圧を印加して例えばホットエレクトロンを発生させ、ドレイン側から浮遊ゲートにホットエレクトロンを発生させる。

【0003】しかしながら、上述した構成のメモリセル された電荷が放出されるだけで済む。まは、次のような種々の問題を有している。第1の問題 射した場合も同様に局所的にキャリアがは、ドレイン側から浮遊ゲートに電荷を注入しても、注 であるので、スレシホールド電圧の変動 利された電荷は浮遊ゲートの全面に均一に拡散した状態 種の構造では、通常、ゲート電極に高いで保持されるため、浮遊ゲートの周囲の酸化膜に一カ所 50 Nトンネル電流を流してプログラムする。

でも欠陥が発生すると、この欠陥部から電荷が失われて しまう点にある。このような欠陥は製造工程で発生した り、使用中に書き込みと消去が繰り返されることにより 酸化膜が劣化して発生する場合もある。また、同じ理由 から放射線の入射に対しても弱く、浮遊ゲートのどこか 一カ所にヒットすると電子が失われることにつながる。 このような浮遊ゲート中の電子の減少は、そのままスレ シホールド電圧の変動につながり、記憶データの誤読み 出しの原因となる。

4

【0004】第2の問題として、2層ゲート構造のトランジスタは、通常(1層ゲート構造)のMOSトランジスタに比して構造が複雑であり、製造工程数も多いという点があげられる。また、第3の問題は、2層ゲート構造は読み出しの時の電流値が大きく取れないという点である。これは、ゲート電極が2層構造であるため、等価的にゲート酸化膜厚が厚くなってしまうことに起因する。

【0005】第4の問題は過消去セルの発生である。すなわち、消去する場合には、浮遊ゲートから電子を引き抜くわけであるが、制御が十分でないと浮遊ゲートから電子を引き抜き過ぎてゲート電圧が0Vでもセルトランジスタがオンしてしまうことがある。この状態は過消去と呼ばれている。メモリセルアレイ中にこのような過消去状態のセルが出現すると、同一のピット線に接続された他のセルの記憶データが正確に読み出せなくなる。

【0006】更に、第5の問題は、メモリセルアレイを構成した場合に、あるまとまったセルの単位(セクター)のみに対して書き込みや消去を行うことが望まれることがあるが、通常は書き込みや消去を行いたくないセルのドレインにもパイアス電位が印加される。この際、ドレインから浮遊ゲートへキャリアが注入されたり、あるいは逆に浮遊ゲートからドレインにキャリアが抜けたりして記憶データが破壊される恐れがある。これを一般にドレインディスターブと呼ぶ。このため、十分な書き換え回数を保証することが困難になる。

【0007】上述した第1ないし第3の問題を克服する従来の技術として、通常のMOSトランジスタのゲート 絶縁膜として酸化膜と窒化膜の多層構造膜を採用し、このゲート絶縁膜中に電子をトラップさせることによりしきい値電圧を変化させるか否かに応じてデータを記憶する、いわゆるMNOS(Metal-Nitride-Oxide-Semicond uctor)あるいはMONOS(Metal-Oxide-Nitride-Oxide-Semicond uctor)あるいはMONOS(Metal-Oxide-Nitride-Oxide-Semicond uctor)を少等が提案されている。電子が窒化膜にトラップされて替積されている場合には、酸化膜に欠陥が発生しても、その欠陥のごく近傍のトラップされた電荷が放出されるだけで済む。また、放射線が入射した場合も同様に局所的にキャリアが放出されるだけであるので、スレシホールド電圧の変動は小さい。この種の構造では、通常、ゲート電極に高い電圧を加えて下Nトンネル電流を流してプログラムする。

【0008】ところが、上述したMNOSあるいはMONOS構造を採用すると、選択トランジスタが必要になるという新たな問題が生ずる。すなわち、これらの構造では、ゲート電極がワード線として用いられ、多数のセルが共通に結線されているので、通常のアレイ構成では選択的にプログラムすることができない。選択トランジスタを設けるのは集積度の低下とコストアップが著しく、大容量の記憶装置には向かない。

【0009】上記選択トランジスタの問題と、更には2 層ゲート構造のセルでの第4の問題である過消去を同時 に解決する方法がIBEE Electron Device Lett.,vol.EDL -8, no. 3, pp. 93-95, March 1987, T.Y. Chan et al. "A True Single-Transistor Oxide-Nitride-Oxide EEPROM Devi ce"に開示されている。この文献に記載された技術で は、ホットエレクトロン注入方式により、MONOSト ランジスタのドレイン側のゲート絶縁膜にホットエレク トロンを注入する。ホットエレクトロンの注入によっ て、選択的に特定のセルにプログラムできる。一方、消 去はゲートに負電圧、ドレインに正電圧を印加し、トラ ップされた電子を引き抜いており、書き込みと同様に選 20 択的に引き抜くことができる。また、ドレイン近傍のみ で、電子のトラップと引き抜きを行うため、万一過消去 を行ってもトランジスタのスレシホールド電圧が負にな る心配がないことも示されている。

【0.010】しかしながら、このような構成及び記憶方法では、2層ゲート構造の問題点で述べた第5の問題であるディスタープを回避できない。この文献に記載された技術ではドレイン領域近傍のゲート絶縁膜中に電子をトラップしているが、メモリセルをアレイ状に配置した場合には、非選択セルのドレインにも書き込みや消去時に正の比較的高い電圧が印加されるため、電子がデトラップされ、放出されてしまう恐れがある。また、ドレイン領域の近傍のみに電子をトラップさせる場合、かなりの量の電子をトラップしないとスレシホールド電圧が変化せず、つまりはプログラムスピードが遅いという問題を生ずる。この文献によると10msものプログラム時間を要している。

[0011]

【発明が解決しようとする課題】上述したように従来の不揮発性半導体記憶装置は、酸化膜の欠陥や放射線の入 40 射に対して弱い、構造が複雑であり製造工程数も多い、読み出し電流が大きく取れない、過消去による誤読み出しが発生する、及びディスタープが発生する恐れがある等多くの問題点を有している。上述したいくつかの問題点を解決する種々の技術が提案されているが、いずれも一部の問題点に対してしか解決には至っておらず、且つ選択トランジスタが必要になったり、プログラムスピードが低下する等の新たな問題が発生する。

【0012】この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、酸化膜の欠陥や50

放射線の入射に対するデータ保持耐性を向上できる不揮発性半導体記憶装置及びその記憶方法を提供することにある。また、この発明の他の目的は、構造の簡単化並びに製造工程数を削減できる不揮発性半導体記憶装置及びその記憶方法を提供することにある。

6

【0013】この発明の更に他の目的は、読み出し電流を大きく取れる不揮発性半導体記憶装置及びその記憶方法を提供することにある。この発明の別の目的は、メモリセルをアレイ状に配置して大規模なメモリセルアレイを構成した場合に、書き込み時の選択性を確保するとともに、消去時に発生する過消去の問題を回避できる不揮発性半導体記憶装置及びその記憶方法を提供することにある。

【0014】この発明の更に別の目的は、メモリセルを アレイ状に配置して大規模なメモリセルアレイを構成し た場合に、書き込み時の選択性を確保するとともに、消 去及び書き込み時に発生するディスターブの問題をプロ グラムスピードを低下させることなく解決できる不揮発 性半導体記憶装置及びその記憶方法を提供することにあ る。

[0015]

【課題を解決するための手段】請求項1に記載したこの 発明の不揮発性半導体記憶装置は、ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを記憶する単位記憶セルとして働くMISトランジスタと、データの読み出し時に上記MISトランジスタのソース領域として働く拡散層における端部近傍の上記ゲート絶縁膜中のみにキャリアをトラップさせ、上記単位記憶セルに対するプログラムを行うプログラム手段とを具備することを特徴としている。

【0016】前記プログラム手段は、ゲート電極とソース電極に同じ極性の電圧を印加する電圧印加手段を有し、この電圧印加手段からゲート電極とソース電極に電圧を印加することによってドレイン領域からソース領域へキャリアを流し、これによって発生したホットキャリアを前記絶縁膜中に注入してプログラムすることを特徴とする。

【0017】前記MISトランジスタのゲート電極とソース電極間に電位差を与え、前記ゲート絶縁膜中にトラップされたキャリアを放出させることによりデータの消去を行う消去手段を更に具備することを特徴とする。

【0018】また、請求項4に記載したこの発明の不揮発性半導体記憶装置は、ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりもキャリアをトラップしやすい絶縁膜を備え、この絶縁膜にキャリアをトラップすることによりしきい値電圧を変化させるか否かに応じてデータを記憶するMISトランジスタが単位記憶セルとしてアレイ状に配置されたメモリセルアレイと、データの読み

出し時に上記MISトランジスタのソース領域として働 く拡散層における端部近傍のゲート絶縁膜中のみにキャ リアをトラップさせて上記単位記憶セルへに対するプロ グラムを行うプログラム手段と、上記メモリセルアレイ を構成する特定のまとまった単位のMISトランジスタ 毎にソース領域の電圧を制御することにより、特定の単 位でプログラム及び消去を行うためのソース電圧制御手 段とを具備することを特徴とする。

【0019】前記メモリセルアレイは、同一行のMIS トランジスタのソース領域が共通接続されたソース線 と、同一行のMISトランジスタのゲート電極が共通接 続されたワード線とが平行に配置され、隣接する2行毎 に上記ワード線を共有しない2つのMISトランジスタ がドレイン領域を共有し、このドレイン領域が上記ソー ス線及び上記ワード線と交差して配置されたピット線に 接続されることにより、前記単位記憶セルがNOR型に 接続されて構成され、単位記憶セルにプログラムする 際、選択された単位記憶セルが接続されているソース線 とワード線に同じ極性の電圧を印加し、且つこの単位記 憶セルが接続されているビット線は接地、他のビット線 20 は解放または上記選択された単位記憶セルに接続された ソース線に印加している電圧と同じ極性の電圧を印加す ることにより、非選択の単位記憶セルへのプログラムを 防止する手段を更に具備することを特徴とする。

【0020】消去を行う場合に、ワード線とソース線に 電位を印加し、ワード線とソース線を共有するまとまっ た数の単位記憶セルに対して同時に消去する手段を更に 具備することを特徴とする。前記ゲート絶縁膜は、第1 のシリコン酸化膜、シリコン窒化膜、及び第2のシリコ ン酸化膜の3層構造膜であることを特徴とする。

【0021】前記第1、第2のシリコン酸化膜の膜厚は それぞれ、少なくとも5nmであることを特徴とする。 前記各MISトランジスタにおけるソース領域の近傍の 半導体基板中に設けられ、この半導体基板と同一導電型 で、半導体基板よりも不純物濃度が高い第1の不純物領 域を更に具備することを特徴とする。

【0022】前記各MISトランジスタにおけるドレイ ン領域におけるチャネル領域側の端部に、ドレイン領域 と同一導電型でこのドレイン領域よりも不純物濃度が低 い第2の不純物領域を更に具備することを特徴とする。

【0023】更に、請求項11に記載したこの発明によ る不揮発性半導体記憶装置の記憶方法は、ゲート絶縁膜 の少なくとも一部にシリコン酸化膜よりもキャリアをト ラップしやすい絶縁膜を備え、この絶縁膜にキャリアを トラップすることによりしきい値電圧を変化させるか否 かに応じてデータを保持するMISトランジスタを単位 記憶セルとして備えた不揮発性半導体記憶装置におい て、データの読み出し時に上記MISトランジスタのソ ース領域として働く拡散層における端部近傍のゲート絶 **緑膜中のみにキャリアをトラップさせてプログラムする** ことを特徴とする。

【0024】前記キャリアのトラップは、ゲート電極と ソース電極に同じ極性の電圧を印加し、ドレイン領域か らソース領域ヘキャリアを流すことによって発生したホ ットキャリアを前記ゲート絶縁膜中に注入して行うこと を特徴とする。ゲート電極とソース電極間に電位差を与 えて前記ゲート絶縁膜中にトラップされたキャリアを放 出させることにより記憶データの消去を行うことを特徴 とする。

8

【0025】前記単位記憶セルをアレイ状に配置してメ モリセルアレイを形成し、まとまった単位の単位記憶セ ル毎にソース線の電圧を制御することにより、特定の単 位でプログラム及び消去を行うことを特徴とする。

【0026】前記メモリセルアレイは、同一行のMIS トランジスタのソース領域が共通接続されたソース線 と、同一行のMISトランジスタのゲート電極が共通接 続されたワード線とが平行に配置され、隣接する2行毎 に上記ワード線を共有しない2つのMISトランジスタ がドレイン領域を共有し、このドレイン領域が上記ソー ス線及び上記ワード線と交差して配置されたビット線に 接続されることにより、前記単位記憶セルがNOR型に 接続されて構成され、単位記憶セルにプログラムする 際、選択された単位記憶セルが接続されているソース線 とワード線に同じ極性の電圧を印加し、且つこの単位記 憶セルが接続されているビット線は接地、他のビット線 は解放または上記選択された単位記憶セルに接続された ソース線に印加している電圧と同じ極性の電圧を印加す ることにより、非選択の単位記憶セルへのプログラムを 防止することを特徴とする。ワード線とソース線に電位 を印加し、ワード線とソース線を共有する単位記憶セル のデータを同時に消去することを特徴とする。

[0027]

【作用】上記のような構成並びに方法によれば、ゲート 絶縁膜として、シリコン酸化膜よりもキャリアをトラッ プレやすい絶縁膜(例えばシリコン窒化膜)を含む絶縁 膜を採用し、キャリアをこの絶縁膜中にトラップさせて スレシホールド電圧を変化させるか否かに応じてデータ を記憶するので、酸化膜に欠陥が発生しても、その欠陥 のごく近傍のトラップされた電荷が放出されるだけで済 む。また、放射線が入射した場合も同様に局所的にキャ リアが放出されるだけであるので、スレシホールド電圧 の変動は小さい。従って、酸化膜の欠陥や放射線の入射 による影響を低減して保持特性を向上できる。

【0028】ゲート電極は1層構造であるので構造が単 純であり、且つ2層ゲート構造に比べて製造工程数を削 減できる。ゲート電極が1層構造であるので、2層構造 に比して等価的にゲート酸化膜厚を薄くでき、読み出し 電流を大きくできる。消去に際して、限定された領域の 電荷を引き抜くので、引き抜き過ぎてもMISトランジ スタのチャネル領域全体が反転することはなく、過消去

50

の問題は起きない。

【0029】データの読み出し時にソース領域として働く拡散層の端部近傍のゲート絶縁膜中に限局して電荷を注入することによりプログラムを行うので、非選択セルのドレイン領域に書き込みや消去時に正の比較的高い電圧が印加されても電子がデトラップされて放出されることはない。また、ソース領域の近傍のみに電子をトラップさせると少数の電子のトラップでスレシホールド電圧を大きく変化させることができる。よって、ドレイン領域として働く拡散層の端部近傍のゲート絶縁膜中に電荷を注入してプログラムを行うのに比してプログラムスピードの大幅な高速化を達成できる。更に、電荷をソース領域近傍のゲート絶縁膜のみにトラップするので、非選択セルのドレイン領域にストレスがかかっても影響はなくディスタープの問題は発生しない。

【0030】大規模アレイで、特定のまとまった単位でソース線の電位を独立してコントロールするので、ゲート電極とソース領域間に高い電圧を印加してトラップされていた電荷を引き抜いてデータを消去する際、選択されたソース線に接続されているメモリセルのデータのみ 20を消去することが可能となる。よって、消去したくないメモリセルには一切電圧がかからないので、消去ディスタープは発生しない。

【0031】従って、この発明を、キャリアをトラップ
させるタイプのメモリセルに適用することで、現在の大
容量フラッシュEEPROMが直面している種々の問題
点、つまり、酸化膜の欠陥や放射線の入射に対する耐性
が低いという問題点、2層ゲート構造のために構造が複
雑で製造工程数も多いという問題点、読み出し電流が大
きく取れないという問題点、更に大規模セルアレイにお 30
いて消去時に発生する過消去の問題や、消去及び書き込
み時に発生するディスタープの問題をプログラムスピー
ドが遅くなる等の性能の低下を伴うことなく解決できる。

[0032]

【実施例】以下、この発明の一実施例について図面を参照して説明する。図1ないし図3はそれぞれ、この発明の第1の実施例に係る不揮発性半導体記憶装置における単位記憶セルの構成、並びに各動作モードにおける電荷の保持及び移動状態を示したもので、図1は書き込みモ 40ード、図2は読み出しモード、及び図3は消去モードをそれぞれ模式的に示している。

【0033】単位記憶セルは、ゲート絶縁膜としてONO(Oxide-Nitride-Oxide)積層膜が用いられたNチャネル型のMIS(MOS)トランジスタからなり、次のように構成されている。P型半導体基板の表面領域に、N型のドレイン領域2及びソース領域3が離隔して形成される。上記ドレイン、ソース領域2、3間のチャネル領域上にはゲート絶縁膜10が設けられ、このゲート絶縁膜10上にゲート絶極7が設けられている。上記ゲー50

ト絶緑膜10には、ONOの3層構造の積層膜、すなわちシリコン酸化膜4、シリコン窒化膜5及びシリコン酸化膜6を用いている。上記各シリコン酸化膜4,6の膜厚は6nm、シリコン窒化膜5の膜厚も6nmである。シリコン窒化膜5の上下に5nm以上の膜厚の酸化膜があると、注入された電子の保持特性が向上する。上記ゲート電極7には、多結晶シリコン、ポリサイド、メタル等を必要に応じて選択して使用する。

10

【0034】図1に示すように、単位記憶セルへの書き 込み時には、例えばソース領域3に6V、ゲート電板7 に6 V、ドレイン領域2に0 V (接地)を印加する。但 し、ここではソース、ドレイン領域2、3の用語の区別 は、読み出し時の動作を基準にして定義している。上記 バイアス電圧の印加により、電子がチャネル領域中をド レイン領域2側からソース領域3側へ流れ、ソース領域 3の近傍の高電界部で発生したチャネルホットエレクト ロンがゲート絶縁膜10中に注入される。上記ゲート絶 **緑膜10はONO積層膜であるので、かなりの量の電子** がシリコン窒化膜5中にトラップされる。ソース領域3 の近傍のシリコン窒化膜5中に電子がトラップされる と、この下のチャネル領域が反転しずらくなり、電流が 流れにくくなる。この結果、セルトランジスタのスレシ ホールド電圧が上昇するので、電子をトラップするか否 かに応じてプログラムが行えることになる。

【0.0.3.5】この発明で重要なのは、キャリアの注入を ソース領域3近傍のシリコン窒化膜5中に限局している ことである。例えば、ゲート電極7に印加する電圧が高 いと、チャネル領域の全面から窒化膜5中に電子が注入 され、スレシホールド電圧の上昇が起こる。1つのセル トランジスタを用いて、データを記憶させる用途の場合 には、この方法でも問題はないが、多数のセルトランジ スタをアレイ状に配置し、1本のワード線に多数のセル トランジスタのゲートが接続されている構造の場合に は、同一のワード線に接続された全てのセルトランジス 夕に書き込みが行われてしまい、選択的に書き込むこと ができない。また、チャネル領域の全面上の窒化膜5中 に電子をトラップさせてしまうとチャネル全面から消去 する必要があり、この場合には消去しすぎて、スレシホ ールド電圧が負となってしまうという過消去の問題が発 生する。従って、例えば、前述したソース領域3に6 V、ゲート電極7に6Vのパイアス電圧を印加する場合 には、ソース領域3に0Vを印加する条件下においてゲ ート電極7に6 Vを印加してもスレシホールド電圧の変 動がないことを確認して設定する必要がある。

【0036】読み出しの場合には、図2に示すようにゲート電極7に3V、ソース領域3に0V(接地)、ドレイン領域2に2Vのパイアス電圧を印加する。ソース領域3の近傍のシリコン窒化膜5中に電子がトラップされていると、その下のチャネル領域が反転し難くなるため電流が流れなくなる。ソース領域3近傍の窒化膜中5へ

の電子のトラップは、ドレイン領域近傍の窒化膜中に電子をトラップさせる従来の方法に比して読み出し時の電流への影響が大きい。換言すれば、少数の電子のトラッピングでスレシホールド電圧の大きな上昇が起こり、プログラムスピードを高速化できる。条件にもよるが、ドレイン領域の近傍の窒化膜に電子をトラップする場合と比較すると1~2桁の高速化が可能となる。

【0037】また、単位記憶セルとして働くMISトランジスタは、2層ゲート構造ではなく、単純な1層ゲート構造であるので、書き込みを行っていないセルの読み 10出し電流は、例えばゲート電圧が3V程度の低い電圧でも2層ゲート構造のセルに比べて大きく取れる。

【0038】消去に際しては、図3に示すようにゲート電極7に-9V、ソース領域3に5Vのパイアス電圧を印加し、ドレイン領域2は開放とする。これによって、シリコン窒化膜5中にトラッピングされていた電子がソース領域3と基板1との接合部の近傍で発生したホールがゲート絶縁膜10中に注入され、窒化膜5中にトラッピングされていた電子を中和する作用も働き、消去スピードの20高速化に寄与する。この消去時に、電子を引き抜き過ぎて窒化膜5が正に帯電することがあっても、正に帯電する領域はソース領域3の近傍の窒化膜5の一部に限局しているため、ゲート電極7に印加する電圧を0Vにすれば、残りの大部分のチャネル領域でセルトランジスタがオフするので過消去の心配はない。

【0039】図4は、上記単位記憶セルの他の構成例を 示している。この図4に示すMISトランジスタは、ソ 一ス領域3例にp-ポケット層を設けるとともにドレイ ン領域2側にLDD構造を採用したものである。上述し た構成並びに記憶方法では、従来技術と異なり、読み出 し時と書き込み時でソース領域とドレイン領域が逆にな るので、例えばソース領域3側にp-ポケット層のよう に基板1と同一導電型で不純物濃度が高い不純物領域8 を形成することによりプログラムスピードをより高速化 できる。読み出しと書き込みを同一の拡散層を用いて行 う従来の技術では、不純物濃度が高いpーポケット層を 導入すると、確かにプログラムスピードは早くなるが、 読み出し中に浮遊ゲート中に電子が注入され易くなり、 長期間の読み出し動作中にデータが反転してしまう(ソ フトライトとも言う) 危険が増す問題があったが、この 発明の記憶方法ではその心配はない。また、ソース領域 3にpーポケット層を導入しておくと、消去時にソース 領域3と基板1との接合付近でホットホールが発生し易 くなる。このホットホールの一部は、上述したように絶 縁膜10中に注入され、シリコン窒化膜5にトラップさ れていた電子を中和する働きもあるので、消去スピード が早くなるという効果も得られる。

【0040】また、図4のセル構造では、読み出しの際のソフトライトの問題を避けるために、N-型の不純物 50

領域9をドレイン領域2とチャネル領域との接合部に設け、いわゆるLDD (Lightly-Doped-Drain) 構造にしている。この構造を採用している。これによって、読み出し時のドレイン電圧を高くしてもソフトライトを起き難くできるので、ドレイン電圧を高くして読み出し電流を大きくできる。

【0041】なお、図4では、pーポケット層とLDD 構造の両方を採用した場合の構成を示したが、いずれか一方のみでもそれぞれに対応した効果が得られるのは勿論である。次に、上記図1ないし図4に示した単位記憶セルの構造並びに記憶方法を、多数のセルをアレイ状に配置した大規模メモリセルアレイに適用する場合について説明する。

【0042】図5は、2本のワード線と、それに挟まれ た1本のソース線に接続されたセル群を特定のまとまっ た単位(セクター)として用いる場合のセルアレイの構 成図である。図5において、S1はセクター1に対応し たソース線、W1, W2はソース線S1の両側に配置さ れたワード線で、多数個のセルのゲートが接続されてい る。B1, B2はビット線で、隣り合ったワード線に接 続されている2個のセルのドレインに接続されている。 S2はセクター2に対応したソース線で、ソース線S1 とは独立に電位をコントロールできるように周辺回路を 構成している。セクター1のセルMCに書き込みを行う 場合は、ビット線B-1を接地し、ワード線W-1に6-V、 ソース線S1に6Vをそれぞれ印加する。この際、ワー ド線W2を接地しておけば、ワード線W2に接続された セルにはプログラムされない。ワード線W1に接続され た他のセルについてはビット線B1以外のビット線B 2, …を解放またはソース線S1と同じ電位、もしくは ソース線S1の電位と接地電位の間の適当な電位を印加 することにより、ソース、ドレイン間の電位差を書き込 みが起きない状態に設定すれば良い。この時、ビット線 B2を始めとする非選択のピット線が例えば6V等の高 電圧になる。これによって非選択セクター、例えばセク ター2に接続されたセルのドレインにも6Vが印加され る。通常の2層ゲート構造のセルでは、この時にドレイ ンディスターブが問題となるが、この発明のセルでは電 子はソース領域3の近傍のみに蓄積されているので問題 にならない。消去時には、ソース線S1を例えば5V、 ワード線W1, W2を例えば-9 Vとすることでソース 線S1に接続されている全てのセルに対して消去を行 う。ソース線S1とS2は分離されているので、ソース 線S2に接続されているセルには電気的なストレスは一 切印加されない。

【0043】ところで、通常、ビット線B1, B2は、第1層目の金属配線層で形成される。従って、ソース線電位制御用の配線S1, S2は第2層目の金属配線層を用いると良い。

【0044】なお、上記実施例では、Nチャネル型のM

ISトランジスタのゲート絶縁膜に電子をトラップさせる場合について説明したが、トランジスタの種類やトラップさせるキャリアの組み合わせ等は作用が同じになるように変更しても構わない。また、動作電圧もMISトランジスタのサイズ、ゲート絶縁膜の構造や材質、ソース、ドレイン領域の不純物濃度等に応じて適宜変えても良いのは勿論である。更に、上記実施例ではゲート絶縁膜としてONO積層膜を使用したが、電子またはホールをトラップして保持できれば他の絶縁膜の単層膜や多層膜を使用しても良い。

[0045]

【発明の効果】以上説明したように、この発明によれば、酸化膜の欠陥や放射線の入射に対するデータ保持耐性を向上でき、構造を簡単化して製造工程数を削減でき、読み出し電流を大きく取れ、メモリセルをアレイ状に配置して大規模なメモリセルアレイを構成した場合に、書き込み時の選択性を確保するとともに、消去時に発生する過消去の問題を回避でき、更にメモリセルをアレイ状に配置して大規模なメモリセルアレイを構成した場合に、書き込み時の選択性を確保するとともに、消去及び書き込み時に発生するディスターブの問題をプログラムスピードを低下させることなく解決できる不揮発性半導体記憶装置及びその記憶方法が得られる。

【図-1-】

【図面の簡単な説明】

【図1】この発明の第1の実施例に係る不揮発性半導体 記憶装置における単位記憶セルの構造並びに書き込みモードの電圧印加例について説明するための断面図。

14

【図2】この発明の第1の実施例に係る不揮発性半導体 記憶装置における単位記憶セルの構造並びに読み出しモードの電圧印加例について説明するための断面図。

【図3】この発明の第1の実施例に係る不揮発性半導体 記憶装置における単位記憶セルの構造並びに消去モード 10 の電圧印加例について説明するための断面図。


【図4】この発明の第2の実施例に係る不揮発性半導体 記憶装置における単位記憶セルの構造について説明する ための断面図。

【図5】図1ないし図4に示した単位記憶セルをアレイ 状に配置した不揮発性半導体記憶装置を構成する場合の 構成例を示す回路図。


【符号の説明】


1…半導体基板、2…ドレイン領域、3…ソース領域、4…第1のシリコン酸化膜、5…シリコン窒化膜、6…
20 第2のシリコン酸化膜、7…ゲート電極、8…第1の不純物領域、9…第2の不純物領域、10…ゲート絶縁膜、W1~W4…ワード線、S1, S2…ソース線、B1, B2…ビット線。


7 6 5 4 2 _【図.2』



[図4]







フロントページの続き

(51) Int. Cl. 6

識別記号 广内整理番号

FΙ

技術表示箇所

G-1-1-C-16/02-16/06

G 1 1 C 17/00

530 D